首页> 外文OA文献 >Compact yet efficient hardware architecture for multilayer-perceptron neural networks Arquitetura de hardware compacta e eficiente para redes neurais artificiais do tipo múltiplas camadas

【2h】

Compact yet efficient hardware architecture for multilayer-perceptron neural networks Arquitetura de hardware compacta e eficiente para redes neurais artificiais do tipo múltiplas camadas

机译：用于多层感知器神经网络的紧凑而高效的硬件体系结构用于人工多层神经网络的紧凑而高效的硬件体系结构

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Rodrigo Martins da Silva; Luiza de Macedo Mourelle; Nadia Nedjah;
展开▼
作者单位

展开▼
年度 2011
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Compact yet efficient hardware architecture for multilayer-perceptron neural networks [J] . Mourelle Luiza de Macedo, Nedjah Nadia, Silva Rodrigo Martins da, Journal of control, automation and electrical systems . 2011,第6期

机译：紧凑但高效的多层感知器神经网络硬件架构
2. Estudo comparativo do uso de redes neurais artificiais e regress?o linear múltipla para a previs?o da concentra??o cáustica em uma etapa do processo de fabrica??o de alumina [J] . Giovanni Leopoldo Rozza, Ruy Gomes da Silva, Sonia Isoldi Marty Gama Müller Producao Online . 2015,第3期

机译：使用人工神经网络和多元线性回归预测氧化铝生产过程中苛性碱浓度的比较研究
3. Desenvolvimento de um protótipo para classifica??o de perfis de pulveriza??o utilizando processamento digital de sinais e redes neurais artificiais [J] . Servílio Souza de Assis, Bruno Alberto Soares Oliveira, Robson Shigueaki Sasaki, Revista Brasileira de Computao Aplicada . 2019,第1期

机译：使用数字信号处理和人工神经网络开发用于对喷雾轮廓进行分类的原型
4. Protótipo de uma Rede de Sensores Sem Fios para Implantação Robótica de Percurso : A Prototype of a Wireless Sensor Network for Robotic Path Construction [C] . José Amaro, Isabel de la Torre Díez, Caldeira João M. L. P., Iberian Conference on Information Systems and Technologies . 2020

机译：用于机器人路径实现的无线传感器网络的原型：用于机器人路径构建的无线传感器网络的原型
5. Energy Efficient Hardware Design of Neural Networks [D] . Venkataramanaiah, Shreyas Kolala. 2018

机译：神经网络的节能硬件设计
6. Low Cost Interconnected Architecture for the Hardware Spiking Neural Networks [O] . Yuling Luo, Lei Wan, Junxiu Liu, 2018

机译：硬件互联神经网络的低成本互连架构
7. Desenvolvimento de uma arquitetura em hardware prototipada em FPGA para aplicações genéricas utilizando redes neurais artificiais embarcadas [O] . Prado Rafael Nunes de Almeida 2011

机译：使用嵌入式人工神经网络为通用应用开发FPGA原型硬件架构
8. Efficient and Robust Data Collection Using Compact Micro Hardware, Distributed Bus Architectures and Optimizing Software [R] . Chau, Savio, Vatan, Farrokh, Randolph, Vincent, 2006

机译：使用紧凑型微硬件，分布式总线架构和优化软件进行高效，稳健的数据收集

Compact yet efficient hardware architecture for multilayer-perceptron neural networks Arquitetura de hardware compacta e eficiente para redes neurais artificiais do tipo múltiplas camadas

著录项

引文网络

相似文献

相关主题

期刊订阅